СОДЕРЖАНИЕ ЛЕКЦИЙ

Системы счисления
Арифметические операции
Формы представления ФАЛ
Синтез комбинационных устройств на логических элементах
Канонические формы представления логических функций
Минимизация логических функций методом Квайна
Минимизация логических функций методом карт Карно
Минимизация недоопределенных ФАЛ
Минимизация недоопределенных ФАЛ методом Карт Карно
Интегральные микросхемы(ИМС)
Основные параметры серий ИМС
Статические параметры
Интегральные параметры
Базовый логический элемент ТТЛ
Базовый логический элемент КМОП
Логические элементы. Синтез логических устройств в заданном базисе
Декодеры и кодеры
Мультиплексоры и демультиплексоры
Триггеры
Одноступенчатые триггеры. Асинхронный RS триггер
Синхронный RS-триггер
D Триггер
Т-триггер (счетный)
JK- триггер
Триггеры с динамическим управлением
Регистр
Синтез логической схемы цифрового автомата
Счетчики
Сумматоры
Принцип построения БУП (блок ускоренного переноса)
Полупроводниковые запоминающие устройства
Оперативные ЗУ

 

 

 

 

 

 

 

 

©Кафедра автоматики и компьютерных систем. СурГУ. Автор: зав. кафедрой, к.т.н., доцент Запевалов А.В. Разработчик: студентка Марковская С.И.

рисунок микросхемы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Используются технологии uCoz