Сумматоры

Параллельные многоразрядные сумматоры
Последовательный многоразрядный сумматор
Повышение быстродействия параллельных сумматоров
Принцип построения БУП (блок ускоренного переноса)

Сумматором – называется комбинационное логическое устройство, предназначенное для выполнения операции арифметического сложения чисел в двоичном коде.
Для начала получим ФАЛ, описывающие операции арифметического сложения.

Таблица истинности для сложения одноразрядных двоичных кодов.

а

b

s

p

0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

S реализовать через ИЛИ нельзя, т.к. существует отличие в четвертой строке.
Результат сложения не может быть представлен двоичным кодом, разрядность которого равна разряду.

Данный вид сумматора называют неполным или полусумматором.
Полусумматор – комбинационное логическое устройство предназначенное для сложения двоичных одноразрядных чисел и не имеющие входа или выхода переноса.

Полный сумматор – комбинационное логическое устройство для сложения чисел в двоичном коде, где есть вход переноса в младший разряд и выход переноса в старший разряд.
Таблица истинности для полного одноразрядного сумматора.

Р0

a

b

s

P1

0

0

0

0

0

0

0

1

1

0

0

1

0

1

0

0

1

1

0

1

1

0

0

1

0

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

ФАЛ:

В случае использования двух разрядных чисел:


Функции «=1» и «≥2» можно реализовать в разных базисах И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ.
≥2 функция мажоритарности, т.е. в импликанте 2 или больше единиц.

Многоразрядные сумматоры по принципу действия могут быть :
- параллельные
- последовательные

Параллельные многоразрядные сумматоры

Параллельно подаются разряды слагаемых, но перенос получается последовательно.
Для исключения получения ложного результата на выходе схемы установлены логические элементы «И». Сигнал Z должен появляться на их входах не ранее, чем после последовательной передачи сигнала Р по всем разрядам сумматора.
Типовая структурная схема:

К 155 ИМ3 Построен на одноразрядных сумматорах.
УГО SM

Последовательный многоразрядный сумматор

Используют один одноразрядный сумматор, который последовательно разряд за разрядом, начиная с младшего, выполняет операцию сложения в соответствующих разрядах. Снижается быстродействие устройства, применяется калькулятор, где низкие требования к быстродействию.
Строится на основе одноразрядного сумматора + необходимое тактирование и устройства для записи входной и выходной информации (регистр).
Регистры не входят в состав сумматора.
Каждый тактовый импульс обеспечивает подачу более старшего разряда слагаемых на входы одноразрядного сумматора из регистров и запись в регистр на выходе значений сумма всех разрядов последовательно.

Повышение быстродействия параллельных сумматоров

Трудность в достижении быстродействия связана с тем, что процесс распространения переносов носит последовательный характер. Следовательно задержка в распространении переносов увеличивается при получении последнего переноса.
Пути понижения задержки распространения переноса:
1.При построении схем одноразрядных сумматоров стремятся к уменьшению числа логических элементов в цепи между входом, на который поступает сигнал переноса рi и выходом, на котором формируется передаваемый в следующий разряд сигнал переноса рi+1.
По таблице истинности можно составить функцию переноса в разных базисах:
И-НЕ СДНФ
ИЛИ-НЕ СКНФ     =>  aibi + (ai  +  bi)pi = abVapVbp
И-ИЛИ-НЕ
СКНФ

2.В цепях от рi к рi+1 прим. логический элемент с повышенным быстродействием.
3.В цепях от рi к рi+1 сигналы с выхода каждого логического элемента должен поступать на возможно меньшее число других логических элементов, т.к. присоединение дополнительных логических элементов приводит к повышению задержки распространения сигнала следует понижение быстродействия.
4. Пример устройства формирования переноса в параллельной форме (блок ускоренного переноса)
Переносы из БУП поступают на все разрядные сумматоры одновременно. БУП встроен. БУП встроен в ИМС сумматора.
При этом разрядные сумматоры не содержат цепей формирования переносов. Они формируют только ?Si и величины xi и yi  для получения которой переносы не требуются.
Величины xi и yi необходимы для формирования переносов в БУП.
Они определяют следующие ситуации:
yi  = 1 : в i-том разряде перенос рi+1 в следующий (i+1) разряд надо формировать не зависимо от поступления рi переноса в данный разряд из предыдущего.
xi = 1: : в i-том разряде перенос рi+1 должен формироваться только при условии поступления рi из предыдущего разряда.

Принцип построения БУП

Перенос p2 должен формироваться при условии y1 = 1 или при условии x1 = 1 и
p1 = 1, т.е. 
   Аналогично  выражения для переносов можно построить и в другие разряды

Можете самостоятельно убедится в справедливости:


Имея эти выражения можно строить схемы

Величины xi и yi  формируются одновременно, следовательно одновременно формируются рi -переносы. После поступления рi из БУП в разрядных сумматорах формируются суммы Si по выражениям:


Вернутся к содержанию...

Используются технологии uCoz